Início ESPECIAIS As mais recentes inovações em embalagens de chips da TSMC garantem economia...

As mais recentes inovações em embalagens de chips da TSMC garantem economia de custos e melhor desempenho

31
0

Tornar os chips menores tem dominado a conversa sobre semicondutores há anos, mas o próximo grande salto da TSMC pode vir da maneira como ela embala esses chips. De acordo com o analista Ming-Chi Kuo, a empresa está desenvolvendo uma nova tecnologia CoPoS para fornecer melhor desempenho para futuros processadores de IA e, ao mesmo tempo, reduzir os custos de fabricação.

O pacote CoPoS da TSMC poderia tornar os futuros chips de IA mais baratos e rápidos.

no Postagens recentes de XMing-Chi Kuo disse que a TSMC está desenvolvendo CoPoS, uma arquitetura de embalagem avançada que substitui a fabricação tradicional baseada em wafer pelo processamento em nível de painel. A transição para painéis retangulares aumenta a utilização de materiais e suporta tamanhos de embalagens muito maiores, tornando-a particularmente atraente para aceleradores de IA cada vez mais complexos. Além disso, os relatórios sugerem que esta tecnologia poderá entrar em produção em massa por volta de 2028.

Destaques sobre CoPoS, o pacote avançado de próxima geração da TSMC (detalhes técnicos disponíveis publicamente omitidos):

1. O CoPoS está atualmente programado para entrar em produção em massa no segundo semestre de 2028. Projetado para melhorar a economia de embalagens muito grandes na classe de tamanho de retículo 9,5x e acima.

-Mingchi Kuo (@mingchikuo) 11 de junho de 2026

Kuo também esclareceu que, ao contrário de algumas interpretações iniciais, o vidro era usado apenas como suporte temporário durante o processo de fabricação, em vez de se tornar parte da própria embalagem acabada. Embora o substrato final permaneça tradicional, o novo processo visa reduzir o desperdício e aumentar a eficiência da produção sem comprometer o desempenho.

Espera-se que a tecnologia complemente o pacote CoWoS existente da TSMC, em vez de substituí-lo completamente. Os relatórios também apontam para os futuros chips Feynman AI da NVIDIA como potenciais primeiros a adotar, à medida que cresce a demanda da indústria por pacotes maiores de IA, repletos de chips de computação e memória de alta largura de banda.

Acontece que a maior inovação pode não estar dentro do chip.

O interessante é que a redução do transistor não é mais a única maneira de melhorar o desempenho. À medida que os modelos de IA exigem mais memória, mais computação e mais largura de banda, o empacotamento avançado tornou-se silenciosamente um dos campos de batalha mais quentes da indústria de semicondutores, e as empresas estão procurando maneiras mais inteligentes de unir tudo isso.

Se o CoPoS cumprir sua promessa, poderá ajudar a habilitar processadores de IA maiores e mais capazes, ao mesmo tempo que reduz os custos de produção. Pode não parecer tão chamativo quanto o novo nó de processo de 2 nm, mas na corrida atual da IA, a forma como você embala seus chips está rapidamente se tornando tão importante quanto a forma como você os fabrica.

Source link

DEIXE UMA RESPOSTA

Por favor digite seu comentário!
Por favor, digite seu nome aqui