Os chips de silício atuais são muito densos, mas materiais 2D muito finos podem torná-los mais compactos
Wu Kailiang/Alamy
Chips de memória funcionais com apenas 10 átomos de espessura poderiam fornecer capacidade de armazenamento muito maior em dispositivos eletrônicos, como smartphones.
Após décadas de miniaturização, os chips de computador atuais têm componentes cada vez menores, muitas vezes amontoando dezenas de bilhões de transistores em uma área do tamanho de uma unha. Mas mesmo que os tamanhos dos componentes dos wafers de silício tenham se tornado muito pequenos, os próprios wafers permaneceram relativamente grossos – o que significa que há um limite para o quanto você pode aumentar a complexidade do chip empilhando várias camadas umas sobre as outras.
Os cientistas têm trabalhado em chips mais finos feitos dos chamados materiais 2D, como o grafeno, que é formado a partir de uma única camada de átomos de carbono e é teoricamente tão fino quanto qualquer material. Mas até agora, apenas designs simples de chips podiam ser feitos com o material, e era difícil conectá-lo a processadores tradicionais e integrá-lo a dispositivos elétricos.
Agora Chunsen Liu da Universidade Fudan, em Xangai, e colegas combinaram um chip 2D de 10 átomos de espessura com um tipo de chip chamado CMOS, que é atualmente usado em computadores. Esta forma de fazer cavacos deixa uma superfície áspera, dificultando a colocação de folhas 2D por cima. Liu e seus colegas superam isso separando os chips 2D dos chips CMOS tradicionais com uma camada de vidro, que não faz parte do processo atual e precisa ser industrializada antes da produção em massa.
O protótipo do módulo de memória operacional da equipe alcançou mais de 93% de precisão nos testes. Embora ainda esteja muito longe da confiabilidade exigida para dispositivos de consumo, é uma prova de conceito promissora.
“Esta é uma tecnologia muito interessante, com enorme potencial, mas ainda há um longo caminho a percorrer antes que possa ser comercializada”, disse ele. Steve Furber na Universidade de Manchester, Inglaterra.
Kai Xu do King’s College London disse que reduzir os designs atuais de chips sem usar materiais 2D seria problemático porque o vazamento de sinal ocorre quando os componentes tradicionais são feitos com larguras muito pequenas. A redução da espessura da camada pode superar esse efeito – o que significa que a miniaturização da espessura pode potencialmente permitir uma maior miniaturização da largura.
“O silício atingiu uma parede”, disse Xu. “Os materiais 2D podem superar esse efeito. Se for muito fino, o controle no portão pode ser mais uniforme, pode ser mais perfeito, para que haja menos vazamentos.”
Tópico:
