Engenheiros da Universidade de Stanford, da Universidade Carnegie Mellon, da Universidade da Pensilvânia e do MIT se uniram à SkyWater Technology, a maior fundição pura de semicondutores dos Estados Unidos, para desenvolver um novo chip de computador multicamadas. A equipe disse que sua arquitetura poderia marcar uma grande mudança no hardware de inteligência artificial e fortalecer a inovação nacional em semicondutores.
Ao contrário da maioria dos chips atuais, que são em sua maioria planos e bidimensionais, este protótipo foi projetado para subir. Os componentes ultrafinos são empilhados como os andares de um prédio alto, e o cabeamento vertical funciona como muitos elevadores expressos para mover grandes quantidades de dados rapidamente. Com um número recorde de conexões verticais e um layout bem entrelaçado que coloca a memória e as unidades de computação próximas umas das outras, o design evita as lentidão que limitaram o progresso em chips planos. Em testes e simulações de hardware, os chips 3D superam os chips 2D em cerca de uma ordem de grandeza.
Os pesquisadores já fizeram chips 3D experimentais em laboratórios acadêmicos antes, mas a equipe diz que esta é a primeira vez que melhorias significativas de desempenho foram alcançadas e produzidas em uma fundição comercial. “Isso abre a porta para uma nova era de produção e inovação de chips”, disse Subhasish Mitra, professor de engenharia elétrica e ciência da computação na Universidade de Stanford e pesquisador principal de um novo artigo que descreve o chip apresentado no 71º Encontro Anual Internacional de Dispositivos Eletrônicos do IEEE (IEDM). “Avanços como esse são a forma como alcançamos as melhorias de desempenho de hardware de 1.000 vezes necessárias para futuros sistemas de inteligência artificial.”
Por que os chips planos competem com a inteligência artificial moderna
Grandes modelos de IA, como ChatGPT e Claude, transferem constantemente grandes quantidades de dados entre a memória onde a informação é mantida e as unidades de computação que a processam.
Em um chip 2D tradicional, tudo fica em uma superfície e a memória é limitada e dispersa, de modo que os dados são forçados a percorrer um pequeno número de caminhos longos e lotados. A parte computacional funciona muito mais rápido do que os dados podem ser transferidos e não é possível manter memória suficiente perto do chip. O resultado é uma espera frequente. Os engenheiros chamam esse problema de “parede de memória”, onde a velocidade de processamento excede a capacidade do chip de alimentá-lo com dados.
Durante anos, os fabricantes de chips lutaram contra a barreira da memória encolhendo os transistores – os minúsculos interruptores que realizam cálculos e armazenando dados – e colocando mais transistores em cada chip. Mas os investigadores dizem que esta abordagem está a aproximar-se dos seus limites físicos, conhecidos como “paredes miniaturizadas”.
O novo design visa superar ambas as limitações através da construção ascendente. “Ao integrar verticalmente a memória e a computação, podemos mover mais informações com mais rapidez, da mesma forma que um elevador alto permite que muitos residentes se movam entre os andares ao mesmo tempo”, disse Tathagata Srimani, autor sênior do artigo e professor assistente de engenharia elétrica e de computação na Carnegie Mellon University, que começou o trabalho como pesquisador de pós-doutorado sob a orientação de Mitra.
“As paredes de memória e as paredes de miniaturização formam uma combinação mortal”, disse Robert M. Radway, professor assistente de engenharia elétrica e de sistemas na Universidade da Pensilvânia e coautor do estudo. “Nós atacamos isso de frente, integrando firmemente a memória e a lógica e, em seguida, construindo em densidade extremamente alta. É como a Manhattan da computação – podemos acomodar mais pessoas em um espaço menor.”
Como os chips 3D monolíticos são feitos
Grande parte das primeiras pesquisas de chips 3D seguiu o caminho mais simples de empilhar chips individuais. Isso pode ajudar, mas as ligações entre as camadas costumam ser relativamente difíceis, em número limitado e podem se tornar um gargalo.
A equipe usou uma abordagem diferente. Em vez de criar chips separados e colá-los, eles constroem cada nova camada diretamente sobre a camada anterior em um único processo contínuo. Esta abordagem, conhecida como integração 3D “monolítica”, utiliza temperaturas suficientemente baixas para evitar danificar os circuitos já construídos por baixo. Isso permite que as camadas sejam compactadas com mais força e criem conexões mais densas entre elas.
Um ponto chave, dizem os pesquisadores, é que todo o processo é conduzido em fundições comerciais nacionais de silício. “Traduzir conceitos acadêmicos de ponta em algo que possa ser construído em fábricas comerciais é um enorme desafio”, disse o coautor Mark Nelson, vice-presidente de operações de desenvolvimento de tecnologia da SkyWater Technology. “Isso mostra que essas arquiteturas avançadas não só podem ser implementadas em laboratório, mas também podem ser produzidas internamente em escala, que é exatamente o que os Estados Unidos precisam para permanecer na vanguarda da inovação em semicondutores”.
Melhorias de desempenho e o que vem por aí para hardware de IA
Nos primeiros testes de hardware, o protótipo teve um desempenho cerca de quatro vezes melhor do que chips 2D comparáveis. As simulações da equipe mostram que à medida que os projetos ficam mais altos e empilham mais camadas de memória e computação, os ganhos se tornam ainda maiores. Com camadas adicionais, esses modelos apresentam melhorias de até 12x nas cargas de trabalho de IA do mundo real, incluindo aquelas derivadas do modelo LLaMA de código aberto da Meta.
Os pesquisadores também destacaram retornos de longo prazo. Eles dizem que a arquitetura oferece um caminho prático para melhorar o produto de atraso de energia (EDP), uma métrica que combina velocidade e eficiência energética, em 100 a 1.000 vezes. Ao reduzir a distância que os dados precisam percorrer e adicionar mais rotas de movimento verticais, o chip pode aumentar o rendimento e ao mesmo tempo usar menos energia por operação, uma combinação difícil de conseguir com designs planos tradicionais.
A equipe afirma que a importância desse trabalho vai além da velocidade. Eles acreditam que, ao provar que chips 3D monolíticos podem ser fabricados nos Estados Unidos, isso fornece um modelo para uma nova era de inovação de hardware nacional, onde os chips mais avançados podem ser projetados e fabricados aqui mesmo nos Estados Unidos.
Eles também dizem que a mudança em direção à integração 3D vertical e monolítica exigirá uma nova geração de engenheiros treinados nesses métodos, semelhante ao boom dos circuitos integrados da década de 1980, impulsionado por estudantes que estudavam design e fabricação de chips em laboratórios dos EUA. Por meio de esforços colaborativos e financiados, incluindo o Microelectronics Commons California-Pacific-Northwest Artificial Intelligence Hardware Hub (Northwest-AI-Hub), estudantes e pesquisadores estão preparados para promover a inovação em semicondutores nos Estados Unidos.
“Avanços como esse estão obviamente relacionados ao desempenho”, diz H.-S. Philip Wong é professor Willard R. e Inez Kerr Bell da Escola de Engenharia da Universidade de Stanford e investigador principal do Northwest Artificial Intelligence Center. “Mas também tratam de capacidades. Se pudermos construir chips 3D avançados, poderemos inovar mais rapidamente, responder mais rapidamente e moldar o futuro do hardware de IA.”
A pesquisa foi conduzida na Escola de Engenharia da Universidade de Stanford, na Escola de Engenharia da Universidade Carnegie Mellon, na Escola de Engenharia e Ciências Aplicadas da Universidade da Pensilvânia e no Instituto de Tecnologia de Massachusetts, com toda a fabricação concluída na fundição da SkyWater Technology em Bloomington, Minnesota. O apoio vem da Defense Advanced Research Projects Agency, do National Science Foundation Graduate Research Fellowship Program, da Samsung, do Stanford Prescott Institute for Energy Research, da Stanford SystemX Alliance, do Department of War Microelectronics Public Artificial Intelligence Hardware Center, do Departamento de Energia dos EUA e da Semiconductor Futures Initiative da National Science Foundation (2425218).
Outros coautores de Stanford incluem Suhyeong Choi, Samuel Dayo, Andrew Bechdolt, Shengman Li, Dennis T. Rich e RH Yang. Outros autores são da Carnegie Mellon University e do MIT.
